Chipmakers Can Only See 4 Years Ahead

芯片行业正推进CFET（垂直堆叠N型/P型晶体管）和背面供电等新结构，未来10-20年内有望实现3D堆叠逻辑，但最大难题是散热。

我们习惯了芯片“平铺”制造，但行业正在探索把晶体管像积木一样垒起来，甚至把供电线路藏到芯片背面。这种3D堆叠能让同样面积塞进更多计算力，但也带来制造难度和散热瓶颈。未来10-20年，芯片可能彻底变样，但哪些技术路线真能落地？这期用最前沿的例子和数字，带你看懂芯片工艺的下一个十年。

芯片行业一直在想办法把更多晶体管塞进同样大小的芯片里，材料和结构的选择决定了能走多远。

• Gate All Around（GAA）晶体管：90年代就有设想，把电流通道四面包围，能极大提升性能和密度，如今已成主流路线。
• 铜线依然是主力，但极窄线路会被替换：铜是目前最好的芯片连线材料，但在极小尺寸下会被新材料取代，行业已在研发替代品。
• 背面供电（Backside Power）是新突破：把供电线路从芯片正面挪到背面，能减少干扰、提升性能，但90年代还只是“天马行空”的想法，现在正变成现实。

把晶体管上下堆叠（而不是并排放），理论上能让芯片密度翻倍，但制造难度和散热问题也随之暴涨。

• CFET（互补场效应晶体管）：把N型和P型晶体管直接上下堆叠，能在同样面积内放下两倍晶体管，但每多一层制造成本和工艺难度都大幅增加。
• 存储芯片3D堆叠已成熟，逻辑芯片难在发热：3D NAND、HBM等存储芯片早已多层堆叠，但逻辑芯片（如CPU、GPU）功耗高，热量难以排出，堆叠难度远大于存储。
• 芯片性能极限受三大因素制约：1）开关速度（频率）；2）每次开关的能耗（效率）；3）热量能否及时带走（散热）。3D堆叠让散热问题变得更棘手。

行业对未来4年有清晰规划，但10-20年后芯片可能完全不是现在的样子。

• 3D堆叠逻辑芯片有望在2045年前落地：虽然短期内难以实现，但拉长到10-20年，行业普遍认为复杂3D结构会成为主流。
• 系统级仿真和热管理工具刚起步：要解决3D芯片的热量问题，需要全新的模拟和设计工具，目前行业才刚刚起步。

“我们总是被4年内能做到什么限制了想象，但把时间拉到10年、20年，芯片结构会变得非常‘异想天开’。”

• 关注CFET、背面供电等3D堆叠技术的进展，提前布局相关设计和热管理能力，有望在下一个芯片工艺代际抢占先机。
• 评估AI芯片或高性能计算产品时，不能只看算力密度，热管理和系统级仿真能力将成为决定产品极限的新门槛。